數位邏輯積體電路PLD FPGA 及 - Computer Aided System Design Laboratory

5 建立時間(Set-up Time)與保 持時間(Hold Time) 1 當一個輸入訊號，與一個觸發(Trigger) 訊號相配合時，輸入訊號必須在觸發訊 號觸發前的一段時間內即建立完成，此 段時間即稱為建立時間。 而輸入訊號也必須在觸發訊號觸發之

csd.nutn.edu.tw