... [8:0] o; assign o = a + b; // Verilog會自動進行符號的擴展。 有號數與無號數的混合計算:不要在同一個verilog敘述中進行有號數與無號數的計算。應該要分成個別獨立的敘述。在一個verilog敘述中只要有一個無號數的運算元,整個算式將被當成無號數進行計算
www.dev.idv.tw