[心得] verilog code 語法心分享 - 看板 Electronics - 批踢踢實業坊

但是在verilog中略有心得 PTT的C_CPP版得知Programing版 在Programing版討論HDL串中發現此版 ... +也就是輸入是什麼，輸出馬上就是什麼，花的時間以gate delay計算 //bakerly更正 例如： 在Verilog中 assign ...

www.ptt.cc