常用逻辑的Verilog HDL 实现_百度文库

2010年11月25日 ... 353 图11-18 只需要3 个乘法的复数乘法示意图例11-11：用Verilog 实现节省乘法器 的16 位复数乘法module cmultip(clk, ar, ai, qr, br, bi, qi); input ...

www.google.com.tw