2009年4月2日 ... 工作- function 與task 的差別(For Verilog). 相同處: 1. 主要於module 中會重複用到 的code 寫成函數做 ...
daviddai0219.pixnet.net