在verilog里always和initial的区别是什么？_百度知道

initial块内的语句从上到下只执行一次不符合电路的运行模式所以是不可综合的它 一般用来仿真时赋值；你这个 ...

zhidao.baidu.com