在Verilog中always有以下几种用法我搞不懂区别和意思： always ...

2010年8月15日 - 1,always @ (*) 表示所有的输入都做为敏感信号。后面两个没见过.

zhidao.baidu.com