[問題] Verilog multi dimension arrays - 看板Electronics - 批踢踢實業坊

在一本verilog實務設計的書上有看到它支援多維陣列請問這是可以合成的嗎? ... reg [1:0]a[0:1]; reg [1:0]b[0:1];//都是寬度、大小為2的陣列然後用for回圈assign c[i]

www.ptt.cc