[問題] 請教Verilog Testbench語法問題? - 看板Electronics - 批踢踢 ...

首先程式碼概略如下initial begin . . . wait( enable == 1'b1 ); @(posedge CLK); do_something; . . . end ...

www.ptt.cc