(原創) 如何處理signed integer的加法運算與overflow? (SOC) (Verilog) - 真 OO无双 - 博客园

Abstract 若要將原本用軟體實現的演算法用硬體電路實現，馬上會遇到2個很基本的問題：一個是如何處理負數?另一個是如何處理overflow?雖然很基本，但一旦有問題卻很難debug。 Introduction 使用環境：NC-Verilog 5.4 + Debussy 5.4 v9

www.cnblogs.com