(原創) 多工器MUX coding style整理 (SOC) (Verilog) (Quartus II) - 真 OO无双 - 博客园

這裡只是順便用來展示Verilog case (1) 這種獨門絕技，並且適時搭配 // synthesis full_case 與 // synthesis parallel_case ... 能清楚掌握你想要合成出什麼樣的硬體，然後用synthesizer能看的懂得寫法去寫，而不是只求Verilog語法邏輯正確，或者語法簡潔華麗，卻 ...

www.cnblogs.com