【原创】Verilog-2001新增特性（实例分析） - 第1页- FPGA学习历程 ...

2008年12月21日 ... Verilog-2001添加了generate循环，允许产生module和primitive的多个 ..... 中定义和 初始化reg需要两条语句，而在Verilog中可以合成一条语句。

bbs.ednchina.com