2012年11月13日 ... 【原创】关于generate用法的总结【Verilog】. Abtract. generate语句允许细化时间( Elaboration-time)的选取 ...
www.cnblogs.com