半導體科技.先進封裝與測試雜誌 - 使用應變工程以改善非揮發性記憶體(NVM)記憶保持時間 - Semicondutor Magazine

R. Arghavani, H. M’Saad, E. Yieh, Z. Krivokapi, S.E. Thompson, Applied Materials, Santa Clara, CA, United States 傳統CMOS 邏輯元件縮小至90奈米節點技術以下，需要局部的應變工程以增加電子和電洞的遷移率，且

ssttpro.acesuppliers.com