請問各位大大,拜託幫忙一下,我要怎麼使用verilog去寫出4位元的前瞻快速(Carry Look Ahea)加法器??輸入為下:A[0:3]B[0:3]Ci[0]輸出為下:Si[0:3]Ci[1:5]4 bit CLA ...
tw.knowledge.yahoo.com