以疊接式高速場效電晶體研製毫米波單晶積體電路 | eTop

本計畫將使用低雜訊(Low Noise) 0.15 μm PHEMT 的製程實現 疊接電晶體的 電路架構。由 疊接電晶體的 電路 ...

www.etop.org.tw