今日から始める "verilog-HDL"

今日から始める "verilog-HDL" とりあえず，最初は覚え書きからスタートです． 鉄則 レジスタのリセットは非同期にする always @(posedge reset or posedge clk) begin if (reset==1'b1) d

ugd555.fc2web.com